

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-160614

(43)Date of publication of application : 25.06.1993

---

(51)Int. Cl. H01P 5/18

H01P 3/08


---

(21)Application number : 03-324771 (71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 09.12.1991 (72)Inventor : FUJIKI YASUHIRO

---

## (54) CHIP TYPE DIRECTIONAL COUPLER



### (57)Abstract:

PURPOSE: To provide a miniaturized chip type directional coupler by obtaining a  $1/4$  wavelength strip line electrode part by the total distance of strip line electrodes formed on plural dielectric substrates.

CONSTITUTION: An  $1/4$  wavelength strip line electrode part is obtained by the total distance of strip line electrodes 3f and 5f (3g and 5g) formed on two strip line electrode substrates 3 and 5. Consequently, it is sufficient that each of strip line electrodes 3f and 5f (3g and 5g) of strip line electrode substrates 3 and 5 takes the distance of a half of the  $1/4$  wavelength. Therefore, the area of each of strip line electrode substrates 3 and 5 is reduced to miniaturize the chip type directional coupler. Since the strip line electrodes are zigzag formed on substrates 3 and 5, the substrate area is reduced furthermore in comparison with the straight formation.

---

## LEGAL STATUS

[Date of request for examination] 17.07.1996

[Date of sending the examiner's  
decision of rejection]

[Kind of final disposal of  
application other than the  
examiner's decision of rejection or  
application converted registration]

[Date of final disposal for  
application]

[Patent number] 2817487

[Date of registration] 21.08.1998

[Number of appeal against  
examiner's decision of rejection]

[Date of requesting appeal against  
examiner's decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and NCIP are not responsible for any  
damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

## CLAIMS

---

[Claim(s)]

[Claim 1] Two or more dielectric substrates formed in the main front face so that the stripline electrode of a pair might approach and while might run parallel to in the shape of nonlinear, Two or more grand electrode substrates with which the grand electrode was formed in one main front face A laminating is carried out by turns in the condition that the grand electrode substrate concerned becomes the maximum upper layer and the lowest layer. The stripline electrode of the pair on said each dielectric substrate is connected to a serial through the thing Bahia hall corresponding to the direction of a laminating, and it considers as the stripline electrode of quarter-wave length at an

overall length. Furthermore, the chip mold directional coupler characterized by connecting the both ends of this quarter-wave length stripline electrode, and a grand electrode to the external electrode which was pulled out to the layered product side face of a dielectric substrate and a grand electrode substrate, and was formed in this side face.

---

[Translation done.]

\* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

#### DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the chip mold directional coupler which used the strip line.

[0002]

[Description of the Prior Art] Since it needs machine machining of a high precision, it does not turn [ circuit / which was the mainstream of a microwave circuit / waveguide ] to high production, but it is expensive, and its appearance is also large, and it has the fault that weight is also heavy. For this reason, in a walkie-talkie and BS receiver, the microstrip which can realize small lightweight-ization using a high integration technique is used.

[0003] By the way, a directional coupler is a circuit element which takes out the output only proportional to the power which goes to an one direction among the microwave power which is flowing the transmission line regardless of what goes to hard flow, and has a thing as shown in drawing 5 as a directional coupler which consists of microstrips. This made stripline electrode 40a and 41a of a microstrip 40-41 approach a longitudinal direction partially over  $\lambda/4$ , it is the coupled modes of this part and 1/several [ that ] power comes to appear to the port 3

of a subline to the power supplied to a principal ray from a port 1. In addition, as a directional coupler of such a quarter-wave length distributed coupling mold, the thing of a substrate which forms a stripline electrode in a field and grows into it on the other hand is known. The inside 42-43 of drawing is a grand electrode for covering both stripline electrode 40a and 41a.

[0004] As a 2 distribution operation of the RF signal in such a directional coupler is used, for example, it is shown in drawing 6 with a cell phone unit in order to hold down transmitted power to necessary minimum, while allotting principal ray 50a of a directional coupler 50 between the transmitted power amplifier 51 and an antenna 52, the end of subline 50b is connected to an automatic gain control circuit 53, and it is made to perform output adjustment of the transmitted power amplifier 51 in an automatic gain control circuit 53.

[0005]

[Problem(s) to be Solved by the Invention] However, the miniaturization has been an important technical problem and the above-mentioned cell phone unit requires much more miniaturization also about a directional coupler as the result. As mentioned above, about a stripline electrode,  $\lambda/4$  [ with a die length /  $\lambda/4$  of /, for example, 1GHz, ] needs die length of 7.5cm (however, specific inductive capacity = referred to as 1), and in order to combine the straight-line-like stripline electrode of the die length of only that, a comparatively large substrate area is needed. Moreover, with the directional coupler shown in aforementioned drawing 5 , in fact, since a circuit will be located in a lengthwise direction, by what piles up two or more tabular substrates and carries out the bis-stop of this, a limitation is in a miniaturization and cost will also increase.

[0006] This invention aims at offering the chip mold directional coupler miniaturized more in view of the above-mentioned situation.

[0007]

[Means for Solving the Problem] In order that the chip mold directional coupler concerning this invention may solve the above-mentioned technical problem Two or more dielectric substrates formed in the main front face so that the stripline electrode of a pair might approach and while might run parallel to in the shape of nonlinear, Two or more grand electrode substrates with which the grand electrode was formed in one main front face A laminating is carried out by turns in the condition that the grand electrode substrate concerned becomes the maximum upper layer and the lowest layer. The stripline electrode of the pair on said each dielectric substrate is connected to a serial through the thing

Bahia hall corresponding to the direction of a laminating, and it considers as the stripline electrode of quarter-wave length at an overall length. Furthermore, the both ends of this quarter-wave length stripline electrode and a grand electrode are pulled out to the layered product side face of a dielectric substrate and a grand electrode substrate, and are characterized by connecting with the external electrode formed in this side face.

[0008]

[Function] Since a quarter-wave length stripline electrode section is obtained in the sum total distance of the stripline electrode formed in two or more dielectric substrates according to the above-mentioned configuration, if there are the two above-mentioned dielectric substrates and the distance which the stripline electrode on each dielectric substrate should pay is 1 / 2 or 3 sheets, they can decrease like 1/3, they can make area of each dielectric substrate small, and can attain the miniaturization of a chip mold directional coupler. Furthermore, since the stripline electrode formed in each dielectric substrate is formed in the shape of nonlinear, it can make substrate area small further compared with the case where it forms in the state of a straight line.

[0009] Moreover, since [ the ] a grand electrode will exist up and down and a stripline electrode will be shielded from both upper and lower sides, electromagnetic-shielding structure can be realized with the layered product structure concerned, without needing metal casing etc., so that a stripline electrode may be inserted. Furthermore, to up to a substrate, a surface mount becomes possible by forming the external electrode in the side face.

[0010]

[Example] It will be as follows if one example of this invention is explained based on drawing 1 thru/or drawing 4 </A>. Drawing 1 is the perspective view showing the appearance of the chip mold directional coupler 1. This chip mold directional coupler 1 The 1st grand electrode substrate 2 and the 1st stripline electrode substrate 3, The laminating of the 2nd grand electrode substrate 4, the 2nd stripline electrode substrate 5, the 3rd grand electrode substrate 6, and the protective group plate 7 is carried out, external electrode C-- for grand electrodes, external electrode D-D for principal rays, and external electrode E-E for sublines are formed in the side face of the layered product concerned, and it changes. In fact, a ceramic green sheet is used, and it is put after, as for each sheet, each electrode layer is formed, and the external electrodes C, D, and E are formed and

calcinated, and, as for each substrates 2-7, let them be couplers 1. For this reason, in drawing 1, a partition line does not arise in fact between each class of each substrates 2-7. In addition, the external electrodes C, D, and E may be formed after calcinating the layered product of a sheet.

[0011] Grand electrode 2b is formed on the single-sided front face of rectangle-like ceramic substrate 2a, and the 1st grand electrode substrate 2 changes, as shown in drawing 2 which is the decomposition perspective view of drawing 1. Although formed in the magnitude which can cover stripline electrode 3f.3g mentioned later, grand electrode 2b is not what was formed the whole surface on the front face of ceramic substrate 2a, and it is not formed in the periphery section of substrate 2a so that it may sever electrical installation with external polar-zone 2d.2d, and 2e and 2e which are mentioned later. And 2d.2d, and 2e and 2e will be located, among these external polar-zone 2c-- will be electrically connected with grand electrode 2b, and external polar-zone 2d.2d, and 2e and 2e will be located in the side face of ceramic substrate 2a at external polar-zone 2c-- and the condition that electrical installation with grand electrode 2b was severed, as mentioned above.

[0012] 3f of stripline electrodes which become a part of subline, and 3g of stripline electrodes which become a part of principal ray are formed on the single-sided front face of rectangle-like ceramic substrate 3a, and the 1st stripline electrode substrate 3 changes. While the end side of 3f of stripline electrodes is connected to 3d of external polar zone by the side of drawing Nakamigi of the external polar-zone 3d.3d which will be formed in a substrate side face corresponding to the aforementioned external electrode 2d.2d, an other end side is connected to 3h of lands of a substrate mostly formed in the center section. Moreover, while connecting with external polar-zone 3e by the side of drawing Nakamigi of external polar-zone 3e and the 3e which will be formed in a substrate side face corresponding to the aforementioned external polar-zone 2e and 2e, an other end side is connected to land 3i formed by approaching the 3h of the above-mentioned lands by the end side of 3g of stripline electrodes. and the line top by which above-mentioned 3f of stripline electrodes and 3g of stripline electrodes connect 3d of external polar zone by the side of drawing Nakamigi, and external electrode 3e by the side of drawing Nakamigi -- although it meets in the center mostly, and approaches from here, it runs parallel to in the meandering condition and it results in 3h of lands, and the aforementioned 3i, respectively -- this contiguity parallel running

section -- quarter-wave length -- it is mostly equivalent to a half distance.

[0013] Although the 2nd grand electrode substrate 4 has the same configuration as the 2nd above-mentioned grand electrode substrate 2 and has rectangle-like ceramic substrate 4a, grand electrode 4b, external polar-zone 4c--, 4d.4d, and 4e and 4e Mostly, a grand electrode is not formed in a center section, but it is a center section in this non-electrode field mostly, and Bahia hall 4h and 4i which conductive paste was poured in and made into the track are formed in 3h of lands, the aforementioned 3i, and the corresponding location of substrate 4a.

[0014] The 2nd stripline electrode substrate 5 has the almost same configuration as the 1st above-mentioned stripline electrode substrate 3, and has rectangle-like ceramic substrate 5a, stripline electrode 5f.5g, external polar-zone 5c--, and 5 d.5 d, 5eand5e and 5h of lands, and 5i. In addition, the end side of 5f of stripline electrodes is connected to 5d of external polar zone of the left-hand side in drawing, and the end side of 5g of stripline electrodes is connected to external polar-zone 5e of the left-hand side in drawing. Moreover, the Bahia hall which conductive paste was poured in and made into the track is formed in the bottom of 5h of lands, and 5i, and 5h of lands, 5i, and 3h of lands and 3i are electrically connected through this Bahia hall, and aforementioned Bahia hall 4h and 4i, respectively.

[0015] In addition, it receives that 3f of stripline electrodes in the 1st stripline electrode substrate 3 is a circumference of inner. It is that 5g of stripline electrodes is formed in the circumference of inner to 5f of stripline electrodes being formed in the area around, and 3g of stripline electrodes being working away from the office. It is made for 3f of stripline electrodes and 5f [ of stripline electrodes ] sum total distance (contiguity parallel running section) and 3g of stripline electrodes and 5g [ of stripline electrodes ] sum total distance (contiguity parallel running section) to be the same distance strictly.

[0016] The 3rd grand electrode substrate 6 has the same configuration as the 1st above-mentioned grand electrode substrate 2, and has rectangle-like ceramic substrate 6a, grand electrode 6b, external polar-zone 6c--, 6d.6d, and 6e and 6e. The protective group plate 7 consists of rectangle-like ceramic substrate 7a, and aforementioned external polar-zone 2c--, corresponding external polar-zone 7c--, external polar-zone 2d.2d and corresponding external polar-zone 7d.7d and external polar-zone 2e and 2e, and corresponding external polar-zone 7e and 7e will be located in the side face, respectively.

[0017] In addition, the external electrode of each substrates 2-7

carries out laminating sticking by pressure of each substrates 2-7, and is formed by well-known technique the back. Therefore, as shown in drawing 1, external electrode C-- for grand electrodes is constituted by aforementioned external polar-zone 2c--, 3c--, 4c--, 5c--, 6c--, and 7c--. External electrode D-D for sublimes is constituted by external polar-zone 2d.2d, 3d.3d, 4d.4d, 5d.5d, 6d.6d, and 7d.7d. External electrode E-E for principal rays is constituted by external polar-zone 2eand2e, 3eand3e, 4eand4e, 5eand5e, 6eand6e, and 7e and 7e.

[0018] According to the above-mentioned configuration, the quarter-wave length stripline electrode section of the pair by continuous stripline electrode 3f.5f (3g.5g) in the 1st stripline electrode substrate 3 and the 2nd stripline electrode substrate 5 which were pinched with the 1st grand electrode substrate 2, the 2nd grand electrode electrode 4, and the 3rd grand electrode 6 constitutes a directional coupler.

[0019] In this case, since a quarter-wave length stripline electrode section is obtained in the sum total distance of stripline electrode 3f.5f (3g.5g) formed in two stripline electrode substrates 3-5, the distance which the stripline electrode on each stripline electrode substrate should pay can be managed with the die length of the one half of quarter-wave length, can make area of each stripline electrode substrate small, and can attain the miniaturization of a chip mold directional coupler. Furthermore, since the stripline electrode formed in each stripline electrode substrate is formed in a meandering condition, it can make substrate area small further compared with the case where it forms in a straight-line condition.

[0020] Moreover, grand electrode 2b, 4b, and 6b exist up and down, and since [ the ] a stripline electrode will be shielded from both upper and lower sides, it can realize electromagnetic-shielding structure with the layered product structure concerned, without needing metal casing etc., so that a stripline electrode may be inserted. Furthermore, to up to a substrate, a surface mount becomes possible external electrode C-- and by forming D-D and E-E on a side face.

[0021] The green sheet (equivalent to the 2nd grand electrode substrate) with which the grand electrode was printed when explaining briefly the manufacture approach of the above-mentioned chip mold directional coupler is inserted with the green sheet with which the stripline electrode was drawn, further, the laminating of the green sheet with which the grand electrode was printed by the vertical both sides is carried out, the green sheet used as a protective group plate is piled up, and each external electrode is really calcinated, after carrying out grant formation. Of course, an external electrode may be formed after



baking.

[0022] In addition, as a dielectric substrate, although any, such as a resin substrate, a ceramic substrate, or a glass fluorine substrate, may be used, by there being an advantage that dielectric loss is small compared with a glass epoxy resin etc., and the power loss of a principal ray is controlled, and excelling in the heat dissipation effectiveness, a ceramic has the advantage which can attain much more miniaturization, and has as follows the advantage that a glass fluorine substrate also has little dielectric loss.

[0023]

glass epoxy resin  $\tan\delta=0.02$  ceramic-dielectric (example)

$\tan\delta=0.0007$  -- the mass production by two or more picking of such a chip mold directional coupler is attained by the manufacture approach shown below. That is, the laminating of the sheet 12 with which two or more grand electrodes were formed as shown in drawing 3 R> 3, the sheet 13 with which two or more formation of the stripline electrode of a pair was carried out, the sheet 14 with which two or more grand electrodes were formed, the sheet 15 with which two or more formation of the stripline electrode of a pair was carried out, the sheet 16 with which two or more grand electrodes were printed, and the sheet 17 used as a protective group plate is carried out, and two or more picking laminated circuit board 20 shown in drawing 4 (a) be obtained In addition, in this laminating condition, 5h of lands, 5i, and 3h of lands and 3i are already electrically connected in Bahia hall 4h and 4i, respectively. Next, as shown in this drawing (b), a through hole h will be formed in the part used as an external electrode, the metal which serves as an electrode at this through hole h-- will be poured in, and as shown in this drawing (c), external electrode C-- and the chip mold directional coupler 1 which has D and D, and E-E will be obtained on a side face by cutting and calcinating according to a predetermined cutline.

[0024] In addition, although [ this example ] a quarter-wave length stripline electrode section is formed over two-layer by using two stripline electrode substrates, much more miniaturization can be attained like three sheets or four sheets using many stripline electrode substrates by forming a quarter-wave length stripline electrode section over three or more layers.

[0025] Moreover, the straight-line part in a stripline electrode is a part which constitutes the usual stripline which does not constitute a coupler, and it is desirable to lessen reflection, as track width of face interposes the taper section since the line breadth is different from a quarter-wave length stripline electrode section, although a

characteristic impedance is determined set to 50 ohms, and electric discontinuity does not occur.

[0026] Furthermore, reflection by bending a quarter-wave length stripline electrode section can be lessened as much as possible by making the aforementioned quarter-wave length stripline electrode section move in a zigzag direction greatly as much as possible in the formation range of a grand electrode, as the periphery section is met.

[0027]

[Effect of the Invention] As mentioned above, according to this invention, the effectiveness that it is small and the chip mold directional coupler in which a surface mount is possible can be offered is done so.

---

[Translation done.]

\* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

#### DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] It is the perspective view of the chip mold directional coupler as one example of this invention.

[Drawing 2] It is the perspective view showing each substrate in the chip mold directional coupler of drawing 1 .

[Drawing 3] It is the perspective view showing each substrate used for two or more picking of a chip mold directional coupler.

[Drawing 4] It is drawing showing the two or more picking manufacture approach of a chip mold directional coupler, and this drawing (a) is a perspective view showing the condition that the laminating of each substrate in drawing 3 was carried out. This drawing (b) is a perspective view showing the condition of having formed the through hole in the laminated circuit board of this drawing (a). This drawing (c) is a perspective view expanding and showing one of two or more chip mold

directional couplers which cut the substrate (finishing [ the metal impregnation to a through hole ]) of this drawing (b) by the predetermined cutline, and are obtained.

[Drawing 5] It is the perspective view of the conventional directional coupler.

[Drawing 6] It is the block diagram showing RF sending circuit where the directional coupler was used.

[Description of Notations]

1 Chip Mold Directional Coupler

2 1st Grand Electrode Substrate

2a Ceramic substrate

2b Grand electrode

3 1st Stripline Electrode Substrate

3a Ceramic substrate

3f Stripline electrode

3g Stripline electrode

4 2nd Grand Electrode Substrate

4a Ceramic substrate

4b Grand electrode

4h Bahia hall

4i Bahia hall

5 2nd Stripline Electrode Substrate

5a Ceramic substrate

5f Stripline electrode

5g Stripline electrode

6 3rd Grand Electrode Substrate

6a Ceramic substrate

6b Grand electrode

7 Protective Group Plate

---

[Translation done.]

\* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2. \*\*\*\* shows the word which can not be translated.


3. In the drawings, any words are not translated.

---


# DRAWINGS

---


[Drawing 1]



[Drawing 2]




[Drawing 3]



[Drawing 4]





---

[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-160614

(43) 公開日 平成5年(1993)6月25日

(51) Int.Cl.<sup>5</sup>

H 0 1 P 5/18

3/08

識別記号

庁内整理番号

A 8941-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数 1 (全 7 頁)

(21) 出願番号

特願平3-324771

(22) 出願日

平成3年(1991)12月9日

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 藤木 康裕

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内


(74) 代理人 弁理士 中島 司朗

(54) 【発明の名称】 チップ型方向性結合器

(57) 【要約】

【目的】 小型化されたチップ型方向性結合器を提供することを目的とする。

【構成】 一対のストリップライン電極3 f・3 g (5 f・5 g) が誘電体基板3 a (5 a) 一方の主表面に近接蛇行して形成されたストリップライン電極基板3・5を有し、各ストリップライン電極基板3・5を、グランド電極2 b・4 b・6 bが形成されたグランド電極基板2・4・6で挟んで積層構造とし、一対の近接したパイアホール4 h・4 iにて各層の対応するストリップライン電極3 f・5 f (3 g・5 g) 同士が電氣的に接続されることで複数層間にわたって1/4波長ストリップライン電極部分が形成され、且つ、当該積層体の側面に複数の外部電極が形成され、前記ストリップライン電極の引出し電極部となる各端部およびグランド電極が各別の外部電極と電氣的に接続されている。





## 【特許請求の範囲】

【請求項1】 一対のストリップライン電極が近接して且つ非直線状に並走するよう一方の主表面に形成された誘電体基板複数枚と、グラウンド電極が一方の主表面に形成されたグラウンド電極基板複数枚とが、当該グラウンド電極基板が最上層と最下層になる状態で交互に積層され、前記各誘電体基板上の一対のストリップライン電極が積層方向に対応するもの同士バイアホールを介して直列に接続されて全長で $1/4$ 波長のストリップライン電極とされ、更に、この $1/4$ 波長ストリップライン電極の両端及びグラウンド電極が、誘電体基板とグラウンド電極基板の積層体側面まで引き出され、該側面に形成された外部電極に接続されていることを特徴とするチップ型方向性結合器。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、ストリップ線路を用いたチップ型方向性結合器に関する。

## 【0002】

【従来の技術】 マイクロ波回路の主流であった導波管回路は、高い精度の機械工作を必要とするので、多量生産にはむかず、高価であり、また、外形も大きく、重さも重いという欠点がある。このため、無線機、BS受信機などでは、高集積化技術を利用して小型軽量化が実現できるマイクロストリップが用いられるようになっている。

【0003】 ところで、方向性結合器は、伝送線を流れているマイクロ波電力のうち、一方向に進む電力にだけ比例した出力を、逆方向に進むものには関係なく取り出す回路素子であり、マイクロストリップで構成される方向性結合器としては、図5に示すようなものがある。これは、マイクロストリップ40・41のストリップライン電極40a・41aを $\lambda/4$ にわたり部分的に横方向に接近させたもので、この部分の結合モードで、ポート1から主線に投入される電力に対して、副線のポート3へはその数分の1の電力が現れるようになる。なお、このような $1/4$ 波長分布結合型の方向性結合器としては、基板の一方面にストリップライン電極を形成して成るものが知られている。図中42・43は両ストリップライン電極40a・41aを遮蔽するためのグラウンド電極である。

【0004】 このような方向性結合器における高周波信号の二分配作用を利用し、例えば、携帯電話装置などでは、送信電力を必要最小限に抑えるべく、図6に示すように、方向性結合器50の主線50aを送信電力増幅器51とアンテナ52間に配すると共に、副線50bの一端を自動利得制御回路53に接続し、自動利得制御回路53にて送信電力増幅器51の出力調整を行うようにしている。

## 【0005】

10

【発明が解決しようとする課題】 しかしながら、上記の携帯電話装置などでは、その小型化が重要な課題となっており、その結果として、方向性結合器についても、より一層の小型化が要求されるようになっている。前述のように、ストリップライン電極については $\lambda/4$ の長さ、例えば、1GHzでの $\lambda/4$ は7.5cm（但し、比誘電率=1とする）の長さを必要とし、それだけの長さの直線状ストリップライン電極を結合させるために比較的広い基板面積が必要になっている。また、前記の図5に示した方向性結合器では、実際には、縦方向に回路が位置することになるため、これを複数の板状基板を重ね合わせてビス止めするようなものでは、小型化に限界があり、コストも嵩むことになる。

【0006】 本発明は、上記の事情に鑑み、より小型化されたチップ型方向性結合器を提供することを目的とする。

## 【0007】

【課題を解決するための手段】 本発明に係るチップ型方向性結合器は、上記の課題を解決するために、一対のストリップライン電極が近接して且つ非直線状に並走するよう一方の主表面に形成された誘電体基板複数枚と、グラウンド電極が一方の主表面に形成されたグラウンド電極基板複数枚とが、当該グラウンド電極基板が最上層と最下層になる状態で交互に積層され、前記各誘電体基板上の一対のストリップライン電極が積層方向に対応するもの同士バイアホールを介して直列に接続されて全長で $1/4$ 波長のストリップライン電極とされ、更に、この $1/4$ 波長ストリップライン電極の両端及びグラウンド電極が、誘電体基板とグラウンド電極基板の積層体側面まで引き出され、該側面に形成された外部電極に接続されていることを特徴としている。

## 【0008】

【作用】 上記の構成によれば、 $1/4$ 波長ストリップライン電極部分は、複数枚の誘電体基板に形成されたストリップライン電極の合計距離で得られるため、各誘電体基板上のストリップライン電極が負担すべき距離は、上記誘電体基板が2枚であれば $1/2$ 、3枚であれば $1/3$ というように少なくなり、各誘電体基板の面積を小さくしてチップ型方向性結合器の小型化を図ることができる。さらに、各誘電体基板に形成されるストリップライン電極は非直線状に形成されるから、直線状態で形成する場合に比べ、より一層基板面積を小さくすることができる。

【0009】 また、ストリップライン電極を挟むようにその上下にグラウンド電極が存在し、ストリップライン電極が上下両方からシールドされることになるため、金属ケースなどを必要とせずに当該積層体構造のままで電磁遮蔽構造を実現できる。さらに、側面に外部電極が形成されていることにより、基板上へは表面実装が可能になる。

50

【0010】

【実施例】本発明の一実施例を、図1ないし図4に基づいて説明すれば、以下の通りである。図1は、チップ型方向性結合器1の外観を示す斜視図であり、このチップ型方向性結合器1は、第1のグランド電極基板2と、第1のストリップライン電極基板3と、第2のグランド電極基板4と、第2のストリップライン電極基板5と、第3のグランド電極基板6と、保護基板7とが積層され、当該積層体の側面に、グランド電極用の外部電極C…、主線用の外部電極D・D、副線用の外部電極E・Eが形成されて成るものである。各基板2～7は、実際にはセラミックグリーンシートが用いられ、各シートは各電極膜が形成されたりした後に積み重ねられ、外部電極C、D、Eが形成されて焼成され、結合器1とされる。このため、図1において各基板2～7の各層間には、実際には区分線が生じることはない。なお、外部電極C、D、Eは、シートの積層体を焼成した後に形成してもよい。

【0011】第1のグランド電極基板2は、図1の分解斜視図である図2に示すように、方形形状のセラミック基板2aの片側表面上に、グランド電極2bが形成されて成るものである。グランド電極2bは、後述するストリップライン電極3f・3gを覆い得る大きさに形成されたものであるが、セラミック基板2aの表面上の全面に形成したものではなく、後述する外部電極部2d・2d、2e・2eとの電氣的接続を断つべく基板2aの周縁部には形成されていない。そして、セラミック基板2aの側面には、外部電極部2c…、2d・2d、2e・2eが位置することとなり、このうち外部電極部2c…はグランド電極2bと電氣的に接続され、外部電極部2d・2d、2e・2eは、上述したように、グランド電極2bとの電氣的接続を断たれた状態に位置されることとなる。

【0012】第1のストリップライン電極基板3は、方形形状のセラミック基板3aの片側表面上に、副線の一部となるストリップライン電極3f、及び、主線の一部となるストリップライン電極3gが形成されて成るものである。ストリップライン電極3fの一端側は、前記の外部電極2d・2dに対応して基板側面に形成されることとなる外部電極部3d・3dのうちの図中右側の外部電極部3dに接続される一方、他端側は、基板のほぼ中央部に形成されたランド部3hに接続される。また、ストリップライン電極3gの一端側は、前記の外部電極部2e・2eに対応して基板側面に形成されることとなる外部電極部3e・3eのうちの図中右側の外部電極部3eに接続される一方、他端側は、上記のランド部3hに近接して形成されたランド部3iに接続される。そして、上記のストリップライン電極3fとストリップライン電極3gとは、図中右側の外部電極部3dと図中右側の外部電極3eとを結ぶ線上のほぼ中央で出会い、ここから近接して蛇行状態に並走し、前記のランド部3h・3i

にそれぞれ至るが、この近接並走区間は、1/4波長のほぼ半分の距離に相当するようになっている。

【0013】第2のグランド電極基板4は、上記の第2のグランド電極基板2と同様の構成を有し、方形形状のセラミック基板4a、グランド電極4b、外部電極部4c…、4d・4d、4e・4eを有するが、基板4aのほぼ中央部にはグランド電極は形成されず、この非電極領域内のほぼ中央部であって、前記のランド部3h・3iと対応する位置には、導電ペーストが注入されて導電路とされたパイアホール4h・4iが形成されている。

【0014】第2のストリップライン電極基板5は、上記の第1のストリップライン電極基板3とほぼ同様の構成を有し、方形形状のセラミック基板5a、ストリップライン電極5f・5g、外部電極部5c…、5d・5d、5e・5e、およびランド部5h・5iを有している。なお、ストリップライン電極5fの一端側は図中左側の外部電極部5dに接続され、ストリップライン電極5gの一端側は図中左側の外部電極部5eに接続されている。また、ランド部5h・5i下には、導電ペーストが注入されて導電路とされたパイアホールが形成され、このパイアホールおよび前記のパイアホール4h・4iを介してランド部5h・5iとランド部3h・3iがそれぞれ電氣的に接続されるようになっている。

【0015】なお、第1のストリップライン電極基板3におけるストリップライン電極3fが内回りになっているのに対し、ストリップライン電極5fは外回りに形成されており、また、ストリップライン電極3gが外回りになっているのに対し、ストリップライン電極5gが内回りに形成されることで、ストリップライン電極3fとストリップライン電極5fとの合計距離（近接並走区間）と、ストリップライン電極3gとストリップライン電極5gとの合計距離（近接並走区間）とが厳密に同じ距離になるようにしてある。

【0016】第3のグランド電極基板6は、上記の第1のグランド電極基板2と同一の構成を有し、方形形状のセラミック基板6a、グランド電極6b、外部電極部6c…、6d・6d、6e・6eを有している。保護基板7は、方形形状のセラミック基板7aからなり、その側面には、前記の外部電極部2c…と対応する外部電極部7c…、外部電極部2d・2dと対応する外部電極部7d・7d、および、外部電極部2e・2eと対応する外部電極部7e・7eがそれぞれ位置されることとなる。

【0017】なお、各基板2～7の外部電極は、各基板2～7を積層圧着して後、公知の手法で形成される。従って、図1に示すように、前記の外部電極部2c…、3c…、4c…、5c…、6c…、7c…によりグランド電極用の外部電極C…が構成され、外部電極部2d・2d、3d・3d、4d・4d、5d・5d、6d・6d、7d・7dにより副線用の外部電極D・Dが構成され、外部電極部2e・2e、3e・3e、4e・4e、

5

5e・5e, 6e・6e, 7e・7eにより主線用の外部電極E・Eが構成される。

【0018】上記の構成によれば、第1のグラウンド電極基板2と第2のグラウンド電極4と第3のグラウンド電極6とで挟まれた第1のストリップライン電極基板3及び第2のストリップライン電極基板5における連続するストリップライン電極3f・5f(3g・5g)による一対の1/4波長ストリップライン電極部分によって方向性結合器を構成する。

【0019】この場合、1/4波長ストリップライン電極部分は、2枚のストリップライン電極基板3・5に形成されたストリップライン電極3f・5f(3g・5g)の合計距離で得られるため、各ストリップライン電極基板上のストリップライン電極が負担すべき距離は、1/4波長の半分の長さで済むことになり、各ストリップライン電極基板の面積を小さくしてチップ型方向性結合器の小型化を図ることができる。さらに、各ストリップライン電極基板に形成されるストリップライン電極は蛇行状態に形成されるから、直線状態に形成する場合に比べ、より一層基板面積を小さくすることができる。

【0020】また、ストリップライン電極を挟むようにその上下にグラウンド電極2b・4b・6bが存在し、ストリップライン電極は上下両方からシールドされることになるため、金属ケースなどを必要とせずに当該積層体構造のままで電磁遮蔽構造を実現できる。さらに、側面に外部電極C…、D・D、E・Eが形成されていることにより、基板上へは表面実装が可能になる。

【0021】上記チップ型方向性結合器の製造方法を簡単に説明すれば、グラウンド電極が印刷されたグリーンシート(第2のグラウンド電極基板に相当)を、ストリップライン電極の描かれたグリーンシートではさみ込み、さらに、その上下両面に、グラウンド電極が印刷されたグリーンシートを積層し、さらに、保護基板となるグリーンシートを重ね、各外部電極を付与形成した後一体焼成する。勿論、焼成後に外部電極を形成してもよい。

【0022】なお、誘電体基板としては、樹脂基板或いはセラミック基板又はガラスフッ素基板などのいずれを用いてもよいが、セラミックは、下記のように、ガラス・エポキシ樹脂などに比べ誘電体損失が小さく、主線の電力損失が抑制されるという利点があり、また、放熱効果に優れていることによって一層の小型化を図ることができる利点があり、また、ガラスフッ素基板も誘電体損失が少ないという利点がある。

【0023】

ガラス・エポキシ樹脂  $\tan \delta = 0.02$

セラミック誘電体(例)  $\tan \delta = 0.0007$

このようなチップ型方向性結合器は、以下に示す製造方法により、複数取りによる量産が可能となる。即ち、図3に示すように、複数のグラウンド電極が形成されたシート12、一対のストリップライン電極が複数形成された

6

シート13、複数のグラウンド電極が形成されたシート14、一対のストリップライン電極が複数形成されたシート15、複数のグラウンド電極が印刷されたシート16、保護基板となるシート17を積層し、図4(a)に示す複数取り積層基板20を得る。なお、この積層状態においては、既に、ランド部5h・5iとランド部3h・3iがそれぞれパイアホール4h・4iにて電気的に接続されている。次に、同図(b)に示すように、外部電極となる部分に貫通穴hを形成し、この貫通穴h…に電極となる金属を注入し、所定のカットラインに従って切断して焼成することにより、同図(c)に示すように、側面に外部電極C…、D・D、E・Eを有するチップ型方向性結合器1が得られることになる。

【0024】なお、本実施例では、2枚のストリップライン電極基板を用いることで1/4波長ストリップライン電極部分を2層にわたって形成することとしたが、3枚或いは4枚というように、多くのストリップライン電極基板を用い、1/4波長ストリップライン電極部分を3層以上にわたって形成することにより、より一層の小型化が図れるものである。

【0025】また、ストリップライン電極における直線部分は、結合器を構成しない通常のストリップラインを構成する部分であり、線路幅は特性インピーダンスが50Ωになるように決定されるが、その線幅が1/4波長ストリップライン電極部分と相違するため、テーパ部を介設し、電気的不連続が発生しないようにして反射を少なくするのが望ましい。

【0026】さらに、前記の1/4波長ストリップライン電極部分を、グラウンド電極の形成範囲においてできるだけその周縁部を沿うようにして大きく蛇行させることにより、1/4波長ストリップライン電極部分を曲げることによる反射を極力少なくすることができる。

【0027】

【発明の効果】以上のように、本発明によれば、小型で表面実装が可能なチップ型方向性結合器を提供できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施例としてのチップ型方向性結合器の斜視図である。

【図2】図1のチップ型方向性結合器における各基板を示す斜視図である。

【図3】チップ型方向性結合器の複数取りに用いる各基板を示す斜視図である。

【図4】チップ型方向性結合器の複数取り製造方法を示す図であって、同図(a)は図3における各基板が積層された状態を示す斜視図であり、同図(b)は同図(a)の積層基板にスルーホールを形成した状態を示す斜視図であり、同図(c)は同図(b)の基板(スルーホールに金属注入済)を所定のカットラインでカットして得られる複数のチップ型方向性結合器のうちの一つを

7

拡大して示す斜視図である。


【図5】従来の方向性結合器の斜視図である。

【図6】方向性結合器が用いられたRF送信回路を示すブロック図である。

【符号の説明】

- 1 チップ型方向性結合器
- 2 第1のグランド電極基板
- 2 a セラミック基板
- 2 b グランド電極
- 3 第1のストリップライン電極基板
- 3 a セラミック基板
- 3 f ストリップライン電極
- 3 g ストリップライン電極


【図1】




8

- 4 第2のグランド電極基板
- 4 a セラミック基板
- 4 b グランド電極
- 4 h パイアホール
- 4 i パイアホール
- 5 第2のストリップライン電極基板
- 5 a セラミック基板
- 5 f ストリップライン電極
- 5 g ストリップライン電極
- 10 6 第3のグランド電極基板
- 6 a セラミック基板
- 6 b グランド電極
- 7 保護基板


【図2】




【図 3】



【図 4】



【図 5】



【図6】

